PROGRAM DEBUGGING SYSTEM

Patent Number:

JP3266140

Publication date:

1991-11-27

Inventor(s):

MURAKAMI KENICHI

Applicant(s)::

NEC CORP

Requested Patent:

P3266140

Application Number: JP19900066542 19900316

Priority Number(s):

IPC Classification:

G06F11/28

EC Classification:

Equivalents:

Abstract

PURPOSE:To improve the efficiency of debugging by displaying an address in trace message, which displays the execution process of a program by deciding a loop by utilizing a branch instruction interrupt, in the form wherein the address is converted into a module name and an in-module relative

CONSTITUTION: When the interrupt is initiated and a before-branch address and an after-branch address are reported from a branch instruction interrupting mechanism 30, the contents of a beforebranch address 5B and an after-branch address 5A in a loop decision information storage part 5 are compared with each other. When the decision result indicates a loop, the contents of the loop frequency 5L in the loop decision information part 5 are added by a loop frequency arithmetic part 22. When the result indicates a no-loop state or loop exit state, on the other hand, the trace message is displayed on a display device 7 by a trace message display part 24, the reported before-branch address and after-branch address are stored newly as the before-branch address 5B and after-branch address 5A in the loop decision information storage part 5, and the loop frequency 5L is initialized to 0. Consequently, the debugging efficiency is improved.

Data supplied from the esp@cenet database - 12

⑩日本国 許庁(JP)

●公開特許公報(A) 平3-266140

11/28 11/28

強別記号 庁内整理番号 3 1 0 E 7165-5B

❷公開 平成3年(1991)11月27日

審査請求 未請求 請求項の数 1 (全5頁)

公発明の名称 プログラムデバッグ方式

€特額平2-66542●出 額 平2(1990)3月16日

の発明者 村上 健一 東京都港区芝5丁目33番1号 日本電気株式会社内

即 人 日本電気株式会社 東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明相

1. 発明の名称

プログラムデバッグ方式

2. 特許請求の範囲

1. プログラムを構成する全モジュールのモジュール名と、絶対アドレスで示される先頭アドレスおよび終了アドレスとを含むモジュール制御情報を保持するモジュール制御情報記憶手及と、

放モジュール制御情報記憶手及に保持されているモジュール制御情報を参照して絶対アドレスをモジュール内相対アドレスとに変換するアドレス変換手及と、

分散命令割込みモード設定/解除手段と、

分岐命令割込みモードが設定されると、分岐命令の実行により、分岐命令自身のアドレスである 分岐前アドレスと分岐命令の分岐先アドレスである る分岐後アドレスを保持して、分岐後アドレスで 内部割込みを発生する分岐命令割込み手段と、

前記分岐前アドレスと前記分岐後アドレスと ループ回数とをループ判定情報として記憶する ループ料定情報記憶手段と、

前記ループ回数を標準するループ回数演集手段 と

前記ループ判定情報記憶手段内のループ判定情報を、分岐前および分岐後アドレスはアドレス変換手段によってモジュール名とモジュール内相対アドレスに変換した後、編集し、表示装置に表示するトレースメッセージ表示手段と、

比較してループ料定を行い、ループ ときはルー . プロ放演な手数によりループ判定情報記憶手数内

ループ語数セ+1し、非ループまたはループ盤。 姓のと自はトレースメッセージ表示手段により数 記ループ科定情報記憶手段内のループ科定情報を 表示装置に表示させ、分校命令割込み手段から道 知された分岐前アドレスと分岐後アドレスを前記 ループ判定情報記憶手段に新たに記憶するととも に、ループ四数をゼロで初期化するホープ制定制 御手段とを有するプログラムデバッグ方式。

3、発射の詳細な説明

【産業上の利用分野】

本発明は情報処理機能におけるプログラムデ パッグ方式に関し、特にプログラムの実行過程を 確認する方式に関する。

【従来の技術】

従来、この種のプログラムデバッグ方式では、 プログラムの要所要所にプレークポイント(一時 中断点)を設定しておき、ブレークポイントでの

内部割込みの発生により、プログラムの実行遺程

換するアドレス変換手段と、

分岐命令割込みモード設定/解除手段と、

分枝命令割込みモードが設定されると、分岐命 今の実行により、分岐命令自身のアドレスである 分岐前アドレスと分岐命令の分岐先アドレスであ る分岐後アドレスを保持して、分岐後アドレスで 内部割込みを発生する分岐命令割込み手段と、

前記分岐前アドレスと前記分岐後アドレスと ループ回数とをループ判定情報として記憶する ループ判定情報記憶手段と、

前記ループ回数を推算するループ回数准算手段

前記ループ将定規報記憶手段内のループ特定情 報を、分岐アドレスはアドレス変換手段によって モジュール名とモジュール内相対アドレスに要換 した後、編集し、表示装置に表示するトレース メッセージ表示手段と、

分岐命令製込みモードが設定されると、デバッ グ対象プログラムが起動される前に前記ループ判 定情報記憶手及の分岐前アドレス、分岐後アドレ 七班坊するようになっていた。

【発明が解決しようとする課題】

上述じた、プレークポイントを利用してプログ ラムの実行通程を確認する方法は、プログラムの 茂れを予想しながら、プレークポイントを選次投 定する必要があり、予想が外れると、プレークポ イントで中断しないので、途中の実行過程が分ら なくなり、再度、最初からやり延す必要があるた め、デバッグ効率が低下するという欠点がある。

本発明の目的は、効率のよいプログラムデバッ グ方式を提供することである。

【展題を解決するための手段】

本見明のプログラムデバッグ方式は、

プログラムを構成する全モジュールのモジュー ル名と、絶対アドレスで示される先頭アドレスお よび終了アドレスとを含むモジュール制御情報を 保持するモジュール制御情報記憶手段と、

誰モジュール制御情報記憶手段に保持されてい るモジュール制御情報を参照して絶対アドレスを モジュール名とモジュール内相対アドレスとに変

スおよびループ回数を初期化し、その後、デバッ グ対象プログラムが起動され分岐命令割込み手段 によって内部割込みが発生すると、その時に通知 された分岐前アドレスと分岐後アドレスを、最初 の割込みであれば、該分岐前アドレスと分岐後ア ドレスをループ判定情報記憶手段に記憶し、最初 の割込みでなければ、跛分紋前アドレスと分岐後 アドレスをループ判定情報記憶手段に記憶されて いる分岐前アドレス、分岐後アドレスとそれぞれ 比較してループ製定を行い、ループのときはルー プ回登波第手段によりループ判定情報記憶手段内 のループ回数を+1し、非ループまたはループ離 脱のときはトレースメッセージ表示手及により前 記ループ判定情報記憶手段内のループ判定情報を 表示装置に表示させ、分岐命令割込み手段から通 知された分岐前アドレスと分岐後アドレスを前記 ループ科定情報記憶手段に新たに記憶するととも に、ループ回数をゼロで初期化するループ判定制 御手段とを有する。

作 用) デバッグ対象プログラムに含まれる分岐命令が 実行されると内部的の内部的込みを発生し、そ 分岐前後 アドレスと、変的の内部的込みにおけても のアドレスとせた数数を発生し、ループのとも ループのとき、その関数を視解的ないなから ループのとき、その直的の内でした。 なのでは、ループによるのでは、ループのでは、ループのでは、ループのでは、カーには、カーのでは、シーンでは、ロープをは、ロープをは、ロープをは、ロープをは、ロースとでは、ロースとでは、ロースとでは、ロースとは、ロースをは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのでは、ロースのが表示される。

【实 览 例】

次に、本発明の実施例について図面を参照して説明する。

第1回は本発明のプログラムデバッグ方式が速 用された情報処理装置の構成図、第2回は第1回 中の表示装置に表示されるトレースメッセージを 示す図である。

ス(S1.S2.・・・.Sn香炒)と、モ ジュール41、42、・・・、4nの終了アドレ ス(E1、E2、・・・、En番地に出版を八 ジュール制御情報として登録されている。アドレ ス交換手段であるアドレス変換節23はモジュー ル制御情報記憶部6に保持されているモジュール 制御情報を参照して絶対アドレスをモジュール名。 とモジュール内相対アドレスに変換するい入力数 世1には分枝命令討込みモード設定/解除のキー (分岐命令割込みモード設定・解除手段) が設け られている。入力情報解析部20は入力装置1か らの情報を分折し、分岐命令割込みモード設定情 報が入力されると、この旨をループ判定制御品 21(ループ料定制御手段)に通知する。分岐命 令討込機構30(分紋命令割込手段)は、ループ 村定制御郎21から、分岐命令割込みモードが設 定されたことを通知されると、起助され、分岐合 今の実行により主記は袋便4内のモジュールの、 分岐命令目身のアドレスである分岐前アドレスと 分岐命令の分岐先アドレスである分岐後アドレス

本実施例の情報処理論世は、入力論世1(キーボード)と、入力情報解析部20、ループ判定制御配21、ループ図改演算部22、アドレス変換部23、トレースメッセージ表示部24を含むプログラム実行執跡表示装置2と、分岐命令割込機構30を含む中央処理装置3と、主記体装置4と、ループ判定情報記憶部5と、モジュール制御情報記憶部6と、表示装置7(CRT)とから挑脱されている。

主記体製量4にはモジュール41、42、・・・、4nとから構成されるデバッグ対象プログラムが搭続されている。各モジュール41、42、・・・、4nの先頭アドレスはそれぞれ51、52・・・・、5n番地であり、まただ丁アドレスはそれぞれE1、E2、・・・、En番地である。正ジュール制機情報記憶手及であるモジュール制機情報記憶部6には、モジュール41、42、・・・、4nのモジュール名(nnaaan)と、モジュール41、42、・・・、4nのモジュール名(nnaaan)と、モジュール41、42、・・・、4nの先頭アドレ

を保持してループ判定割算部21に分岐後アドレ スで内部割込みを発生する。ループ判定制御部 21は、入力情報解析部20から分岐命令割込み 設定情報が入力されたことを通知されると、分岐 命令製込機構30を起動し、ループ判定情報記憶 85内の分岐前アドレス5日と分岐後アドレス 5Aとループ回数5Lとをゼロで初期化し、この 後、主記憶装置4内のデバッグ対象プログラムが 起動され、そのプログラム中の分岐命令の実行に よる創込みが発生し、分検命令別込機構30から 分岐前アドレスと分岐後アドレスとが進知される と、ループ判定情報記憶部5内の分岐前アドレス 5.8と分岐後アドレス5.Aとの内容と比較し(分 統前アドレス同士、分岐後アドレス同士で比較す る)ループ判定を行い、判定結果が、ループ(分 紋粒アドレス関士および分岐後アドレス同士がそ れぞれ一致)のときには、ループ判定情報記憶部 5内のループ回数5Lの内容をループ回数演算部 22によって加算し、逆に、非ループまたはルー プロ説(分岐的アドレス同士あるいは分岐後アド

レス関士のどちらか一方の組または両方の組または両方の組または両方の組または両方の組または関連により、ループを開発により、カープを開発により、カープを開発により、カープを受け、アールの内容として、カースを関係をして、カースを対し、アールのでは、カーのでは、カースを対し、アールとのでは、カースを対し、アールとのでは、カープを対し、アースには、カープを対し、アースには、カープを対し、アースには、カープを対し、アースには、カープを対し、アープを対し、アープを対し、アープを対し、アープを対し、アープを対し、カープを対し、アープを対し、カープを対し、アープを対し、アープを対し、アープを対し、アープを対し、アープを対し、アープを対し、アープを対し、カープを対し、アープを対し、カープを対し、カープを対し、カースを対し、対し、カースを対し、対し、カースを対し、対し、カースを対し、対し、カースを対しのでは、カースを対し、カースを対し、カースを対し、カースを対し、カースを対し、カースを対し、

なお、ループ判定情報記憶部5の分岐前アドレス5Bと分岐後アドレス5Aがともにゼロで初期 化されている最初の分岐命令割込み時には、分岐命令割込機構30から通知された分岐前アドレス と分岐後アドレスをもれぞれ分岐前アドレス5B と分岐後アドレス5Aとして記憶するだけであ 8.

以上 動作を行った後、同じくループ判定制御 部21は、分岐後アドレスからの実行再階を分岐 命令割込機構30に指示し、次の分岐命令割込み 持ちとなる。

の代りとして、 | a a a a a 234 | カ 点示

されることになる。

【発明の効果】

以上説明したように本発明は、分岐命令討込み を利用するとともにループ判定を行って、プログ ラムの実行過程をトレースメッセージとして表示 し、さらにトレースメッセージ中のアドレスはモ ジュール名とモジュール内福村アドレスとに変換 した形式で表示することにより、以下に示す効果 がある。

- プレークポイントが不要になり、したがって、プレークポイント投定の手操作がなくなるため、デバッグ効率が向上する。
- の トレースメッセージは、以下のように表示 回数が少なくて済む。
 - 〇命令 でなく分岐命令による分岐実行毎に トレースメッセージが表示される。
 - 〇ループ 村定手段によって、ループ箇所は一 回の表示で狭む。

② モジュール名とモジュール内相対アドレス 表示によって、リンカによって出力される アドレスマップからモジュールの先頭アドレスを捜した後、モジュール内相対アドレスを大手によって計算する必要がなくなる (手間がかからなくなり、計算ミスの心配もない)。

4. 図面の類単な説明

第1団は本発明のプログラムデバッグ方式が適用された情報処理装置の一実施例を示すプロック 図、第2回は第1回中の表示装置7に表示される トレースメッセージを示す図である。

- 1・・・入力装置、
- 2・・・プログラム実行軌跡表示装置、
- 3・・・中央処理装置、4・・・主記憶装置、
- 5・・・ループ料定情報記律部、
- 6・・・モジュール制御情報記憶邸、
- ア・・・表示強度、
- 20・・・入力情報解析部、
- 21 - ・ ループ判定制御部、

22・・・ループ国飲資算部、

23・・・アドレス変換部。

24・・・トレースメッセージ表示郎、

30 · · · 分岐命令割込機構。

特許出票人 日本電気株式会社代 選 人 弁理士 内 駅 署

